TC358762XBG

CMOS数字集成电路单晶硅

移动外围设备

TC358762XBG芯片将流解串为并行流。 并行输出总线可以是DPI或DBI总线。 DPI或DBI总线的使用是相互排斥的。

DSI主机通过DSI的通用长写分组控制/配置TC358762XBG芯片。 

主机通过发送DSI数据包到TC358762XBG控制（命令）外围显示设备。

TC358762XBG通过DBI主机，SPI主机或DBI-C主机接口，I / F，块将命令路由到外围设备。

TC358762XBG支持DCS和通用命令。 通过这些接口输出的命令旨在用于外围显示设备解释和执行; TC358762XBG不解释它们，除了本文档中明确提到的一些DCS命令。

TC358762XBG支持双向DSI链路。 主机通过DSI的通用读（2参数）包读取TC358762XBG的寄存器。

主机也可以通过发出读命令访问连接到TC358762XBG的外围显示设备的状态寄存器。 

读取的数据通过数据通道0中的DSI的反向低功率包返回到主机。

取决于所选的输出I / F端口; TC358762XBG可配置为与各种外围显示设备一起工作。

特性：

●标准跟随：

MIPI DSI版本1.01，2008年2月

MIPI D-PHY版本0.9，2007年10月

MIPI DPI版本2.0，2005年9月

MIPI DBI-2版本2.00，2005年11月

MIPI DCS命令版本1.02，2008年12月

●DSI接收器

双数据通道DSI链路，双向支持数据通道0

最大速度为800 Mbps /通道

视频输入数据格式：RGB-565，RGB-666和RGB-888

视频输入帧率：WXGA（1366×768）最高可达60 fps

支持多种DSI报文类型

为DSI主机/发射器提供控制TC358762XBG及其所附显示设备的路径

●DPI主机

总线速度高达75 MHz突发速率，数据速率高达216 Mbytes / s

支持以下像素格式：

- RGB666每像素18位

- RGB666松散打包18位每像素

- RGB565每像素16位

- RGB565松散打包16位每像素

- RGB888每像素24位

利用东芝Magic Square算法，RGB666 18位或16位LCD面板可以产生与RGB888 24位LCD面板相当的显示，具有高达1600万种颜色

可编程输出极性

支持帧大小1366×768 60 fps

●DBI主机

从外部DBI从设备读取/写入数据/命令

支持DCS命令，符合MIPI DBI-B标准

支持使用8位或16位命令的Intel 80xx CPU I / F

可编程输出数据格式和总线宽度

- 8位总线，RGB 565（2个周期/像素）

- 8位总线，RGB 666（3个周期/像素）

- 8位总线，RGB 888（3个周期/像素）

- 9位总线，RGB 666（2个周期/像素）

- 16位总线，RGB 565（1个周期/像素）

- 16位总线，RGB 666（3周期/ 2像素）note1

- 16位总线，RGB 888（3周期/ 2像素）note1

- 18位总线，RGB 666（1个周期/像素）

- 24位总线，RGB 888（1个周期/像素）

支持高达864×480 60 fps（或1280×720 30 fps）

●SPI主器件

4针SPI主机I / F，CSX [1：0]，CLK，DI和DO

支持两个SPI从器件

数据速率高达10 Mbps

此端口的主要用途是配置DPI从站显示设备

半双工数据传输支持

●DBI-C主机

3针DBI-C主机I / F，CSX，SCL和SDA

具有SPI I / F的共享引脚，在给定时间只能有一个引脚

数据速率高达10 Mbps

可编程读延迟

●I2C兼容接口从端口

数据速率高达400 kHz

外部I2C主机可以通过此端口访问TC358762XBG内部寄存器

支持地址自动递增

TC358762XBG从站端口地址为“0001011”

在I2C从机周期期间，DSI主机不得向TC358762XBG发送任何新的DSI数据包。

●1024×24双端口视频缓冲区用于缓冲从DSI链路接收的视频数据。

●系统操作

通过DSI链路通过通用写长数据包进行寄存器编程。

注册通过DSI链接读取通用读取，2个参数包。

写入WCMQUE和RCMDQUE寄存器使主机能够配置和控制外围显示设备

DCS命令被路由到外围显示设备进行解释

收到set_tear_on命令后提供撕除效果触发消息

●时钟源：

外部参考时钟：推荐6 - 40 MHz

可编程PLL用于调整输出视频时钟：

- 在具有DSI链路突发数据的DPI输出模式下，将输出时钟调整为所需的像素时钟频率，以确保视频缓冲区溢出/下溢流不会丢失视频。

- 在DBI输出模式下，将输出时钟频率调整得足够快，以防止视频缓冲器过流。

●电源

MIPI D-PHY：1.2V

I / O：1.8V - 3.3V（所有IO引脚必须具有相同的功率电平）

核心：1.2V

●功耗

睡眠状态

- PLL关闭模式 - 睡眠模式（DSI-CLK停止切换）

IOs：0.05μW

CORE：23μW

D-PHY：3 mW

PLL：关闭（PLL电源 - 0V）

- PLL开启模式 - 睡眠模式（DSI-CLK进入ULPS状态，REFCLK翻转）

IOs：0.15μW

CORE：23μW

D-PHY：9μW

PLL：28μW

正常操作：

- PLLOFF模式（480×864 @ 60fps，DSI-CLK：400MHz - 2个数据通道）

18 mW

PLLON模式（480×864 @ 60fps，DSI-CLK：400 MHz，PLLCLK：50.28MHz，PCLK = PLL / 2）

19 mW

●封装

BGA 64引脚

5.0mm×5.0mm×1mm

0.5mm球距